Verilog: 避免 未定義 的 net 出錯

寫 Verilog時，
常常打錯字，
而被誤認為是一條新的net，而造成錯誤，

為了要避免這個惱人問題，

可在 Verilog file 裡加上

`default_nettype none